您的当前位置:
北斗智库环保管家网讯：如何解决电路噪声问题隐患，TI专家在方案设计中就有很多独特的考虑。然而，完全消除噪声是不可能的，如何认识和分析电路设计中噪声的影响，这才是我们必须思考的。
作为【高精度实验室】系列精品课程，我们的专家团队特别“关照”此主题，用了9段视频+深度PPT，近100分钟的深度讲解，试图帮助工程师全面认识和分析噪声的问题！
噪声问题资深专家介绍——
噪声虐我千百遍，让大咖帮咱全搞掂！看看Art Kay与Ian Williams给我们的方法和经验总结吧↓↓↓干货满满，请收下！
经验一：与主要噪声源相差三倍的次要噪声源可忽略不计
根据工程经验，如果一个数与另外一个相差 10 倍，则可以忽略那个较小的数，最后的计算结果不会有太大误差。当然，如果采用100或者1000这种更大的倍数，最后的近似结果会更精确。这一方法可以将复杂的工程问题明显简化。
根据工程经验，如果一个数与另外一个相差 10 倍，则可以忽略那个较小的数，最后的计算结果不会有太大误差。当然，如果采用100或者1000这种更大的倍数，最后的近似结果会更精确。这一方法可以将复杂的工程问题明显简化。
在噪声分析中，对于不相关的随机噪声是通过平方和开方来求和的，所以对于噪声来说，不需要有10倍的差异。一个3倍的差异，经过平方和，就可以获得9倍的差异。比如，1nV和3nV的噪声源，他们的总噪声是3.16nV。如果忽略1nV仅仅引入5%的误差。
经验二：在功耗许可的前提下，尽量降低电阻阻值
在低噪声系统设计时，尽量让电阻噪声比运放固有噪声低很多，原因是低噪声运放比较贵，没道理用一个昂贵的低噪声运放配合一组非常大电阻值的电阻，让电阻噪声占据主要部分。
在低噪声系统设计时，尽量让电阻噪声比运放固有噪声低很多，原因是低噪声运放比较贵，没道理用一个昂贵的低噪声运放配合一组非常大电阻值的电阻，让电阻噪声占据主要部分。
一般来说，减小电阻值，只需要很小的一个设计改动，但是却可以降低总体的噪声。降低电阻值唯一的顾虑是它会导致功耗增加，不过在功耗许可的前提下。
经验三：确定主要噪声源是电压噪声还是电流噪声
根据经验可以判断电流噪声和电压噪声之间哪个是主要噪声源。这些经验主有以下几点：
根据经验可以判断电流噪声和电压噪声之间哪个是主要噪声源。这些经验主有以下几点：
对于 CMOS 和 JFET 运放来说，电流噪声都不明显。多数 CMOS运放电流噪声在 fA/rtHz 级别，Bipolar 运放则在 pA/rtHz 级别。
当输入电阻或者反馈回路的元器件阻值非常大时，电流噪声则需要重点考虑；反之如果电阻值非常小，电流噪声常常都可以忽略。
确定电流噪声是否是主导，最简单的方法就是将电流噪声频谱密度转换为等效的电压噪声频谱密度，然后将其与运放的电压噪声直接对比就可以知道。
经验四：带宽和1/f 噪声该关注哪一个
当系统带宽非常宽时， 0.1Hz 到10Hz 之间的噪声曲线，也就是1/f 噪声并不那么明显，所以应该关注系统带宽和1/f 噪声曲线的拐点频率，这个拐点指的是 1/f 噪声与宽带噪声相等的交叉点。当系统带宽比 1/f 噪声的拐点频率大 10 倍以上时，1/f噪声便可以忽略不计。对于大多数精密运放，噪声拐点频率是在1Hz 到 1kHz之间，因此对于带宽大于 10kHz 的系统，几乎可以不考虑1/f 噪声的影响。
经验五：简化多级运放的噪声分析
在模拟系统里，为了获得更好的性能，采用多级运放级联电路是非常普遍的。建议在第一级采用最高的增益，这样的话第一级的误差源将占主要部分，后面几级引起的误差就可以放心地忽略不计。
第一级运放一般都用昂贵的高精密运放，后面几级则采用低成本的普通运放，从而获得高性价比的系统。
其它降低系统总噪声的零散窍门：
如果运放噪声是电路的瓶颈，那么可以选择一个低噪声的器件来提升电路性能。
确保实际应用电路中的反馈电阻和源电阻足够低，从而不会对总噪声有明显的影响。
